第三章：指令級并行（ILP）

一、 基本概念

指令級并行（Instruction-Level Parallelism, ILP）是指處理器通過挖掘指令之間潛在的并行性，在同一時刻或同一時間段內執行多條指令的能力。它是現代高性能處理器的核心技術之一，旨在提高指令吞吐率，從而提升程序執行速度。

核心目標： 在保持程序語義不變的前提下，讓處理器在單個時鐘周期內完成盡可能多的工作（指令）。

二、 開發ILP的主要技術途徑

曲老師課程中重點講解了通過硬件和編譯技術相結合來開發ILP。

1. 流水線技術（Pipelining）
基礎： 將指令執行過程分解為多個獨立的階段（如取指、譯碼、執行、訪存、寫回），讓不同指令的不同階段在時間上重疊執行。
挑戰與提升： 結構冒險、數據冒險、控制冒險。更深流水線（超流水線）可以提高時鐘頻率，但也增加了冒險發生的概率和復雜度。

2. 多發射技術（Multiple Issue）
處理器每個時鐘周期可以啟動（發射）多條指令進入執行階段。

• 靜態多發射（由編譯器主導）： 編譯器在編譯時對指令進行調度和打包，形成“超長指令字（VLIW）”或“顯式并行指令計算（EPIC）”風格的指令包。硬件相對簡單，但對編譯器依賴極高。
• 動態多發射（由硬件主導）： 硬件在運行時動態檢查指令間的依賴關系，并調度多條不相關的指令同時執行。這是現代主流高性能CPU（如Intel/AMD的x86處理器）采用的方式。
• 超標量（Superscalar）： 典型代表。處理器核心包含多個功能單元（如多個ALU、多個load/store單元），硬件調度邏輯在每個周期動態判斷可以并行發射的指令組合。

3. 動態調度（Dynamic Scheduling）
硬件在運行時（而非編譯時）對指令執行順序進行重排，以避免停頓，提高功能單元利用率。核心思想是 “亂序執行（Out-of-Order Execution, OoO）” 。

• 關鍵技術： 記分牌算法、Tomasulo算法及其現代變種。
• Tomasulo算法核心組件：
• 保留站（Reservation Stations）： 緩存已發射但等待操作數就緒的指令。

• 公共數據總線（CDB）： 用于廣播結果，實現寄存器重命名。

• 寄存器重命名（Register Renaming）： 用物理寄存器編號代替指令中的邏輯（架構）寄存器編號，消除寫后寫（WAR）和寫后讀（WAW）假數據相關，只保留真數據相關（RAW）。

4. 分支預測（Branch Prediction）
為解決控制冒險（分支指令導致的流水線清空）帶來的性能損失，需高精度預測分支方向（跳轉/不跳轉）和目標地址。

• 靜態分支預測： 由編譯器根據啟發式規則進行預測（如循環后向分支預測為“跳轉”）。
• 動態分支預測： 硬件根據程序運行歷史進行預測。
• 分支歷史表（BHT）： 記錄最近分支指令的跳轉情況（1位或2位飽和計數器）。

• 分支目標緩沖區（BTB）： 緩存最近跳轉分支的目標地址，實現快速目標獲取。

• 高級技術： 兩級自適應預測器、錦標賽預測器、基于神經網絡的預測器等。

5. 推測執行（Speculative Execution）
在分支結果最終確定之前，處理器基于分支預測的結果，提前執行預測路徑上的指令。

• 關鍵點： 推測執行的指令結果在分支確認前不能提交（Commit），必須保留回滾的能力。通常與寄存器重命名和重排序緩沖區（ROB）結合使用。
• 重排序緩沖區（ROB）： 維護指令原始順序，確保推測執行的指令在分支確認正確后按序提交，錯誤時能迅速清空其產生的影響。

三、 ILP面臨的限制

盡管技術不斷發展，但ILP的挖掘存在理論和技術上的天花板。

• 程序固有的并行性限制： 程序中存在大量的真數據相關和控制相關。
• 硬件復雜度與功耗限制： 動態調度、多發射、推測執行等硬件邏輯極其復雜，晶體管數量和功耗劇增，收益增長曲線逐漸平緩（邊際效益遞減）。
• 存儲器墻（Memory Wall）： 處理器速度遠快于主存，Cache缺失導致的停頓嚴重限制了ILP的發揮。
• 精確異常處理的要求： 必須保證在發生中斷或異常時，能精確恢復到某條指令的狀態，這增加了亂序執行和推測執行的復雜性。

四、 本章小結與啟示

指令級并行是單核處理器性能提升的經典路徑。從簡單的五級流水線到復雜的動態調度超標量推測執行處理器，其發展史是計算機體系結構學家與半導體工程師智慧的集中體現。曲冠南老師的講解深入剖析了從基本概念到核心算法（如Tomasulo）的內在邏輯。
理解ILP技術，不僅是為了掌握高性能CPU的工作原理，更重要的是認識到：任何技術都有其適用邊界。 當單核ILP提升遇到瓶頸時，計算機體系結構的研究重點便轉向了線程級并行（TLP） 和數據級并行（DLP），即多核處理器和眾核/向量處理器（如GPU），這構成了后續章節的重要基礎。

---
注：本筆記根據曲冠南老師授課內容及《計算機系統結構》經典教材整理，側重于核心概念與原理框架的理解。具體算法細節、性能公式及電路實現需結合課件與教材深入學習。